В настоящее время системы обнаружения сетевых вторжений/атак являются неотъемлемой частью современных информационнокоммуникационных систем. Потому что, именно они защищают от внешних влияний информационную инфраструктуру для создания условий эффективного функционирования. При этом классификация пакетов с несколькими совпадениями является важной функцией в сетевых системах обнаружения вторжений (NIDS), где необходимо сообщать о всех правилах соответствия для пакета. В данной работе приведены проблемы, связанные с классификацией заголовок пакетов и фильтрации контента. Но при этом рассмотрена проблема связанное с повышением эффективности классификации сетевых пакетов. Анализированы работы, посвященные к проблемам классификацию сетевых пакетов и реализация их на платформе FPGA. Но большинство предыдущих работ основаны на тройной ассоциативной памяти (ternary content addressable memory — TCAM), которые являются дорогостоящими и не масштабируемы в отношении тактовой частоты, энергопотребления и области схема техники. В этой статье изучаются характеристики реальных наборов правил Snort NIDS и предлагается новая архитектура на основе SRAM. Предложенная архитектура называется параллельным битовым вектором с разбиением на подполя, где некоторые поля заголовка пакета дополнительно разделяются на подполя уровня бит. В отличие от алгоритмов классификации пакетов с несколькими совпадениями таких как BV-TCAM, TCAM-SSA, MX-MN-IP и BV, которые страдают из-за переполнения памяти, требования к памяти предложенного алгоритма линейна по количеству правил. Кроме того, предложена использования технологии FPGA для обеспечения высокой пропускной способности и поддержки динамических обновлений. Приведены рекомендации по внедрения, что показывают предложенная архитектура может хранить на одном FPGA Xilinx Virtex-5 полный набор правил заголовков пакетов, извлеченных из последних Snort NIDS, и поддерживает пропускную способность 100 Гбит/с для пакетов минимального размера (40 байт). Приведены результаты сравнения производительности алгоритма на платформе FPGA фирмы XILINX семейства Virtex.95.

Хозирги кунда тармок сукилиб киришлари/хужумларини аниклаш тизимлари замонавий ахборот коммуникация тизимларининг ажралмас кисми булиб хисобланади. Чунки айнан улар ахборот инфратузилмасига самарали ишлаши учун шарт-шароитларини яратиш максадида ташки таъсирлардан химоялайди. Бунда бир нечта мосликлар асосида тармок пакетларини классификациялаш хужумларни аниклашнинг тармок тизимларининг (NIDS) мухим функцияларидан бири хисобланади. Чунки бунда тармок пакети учун мосликларнинг барча коидалари хакида маълумот бериши зарур булади. Ушбу ишда тармок пакетлари сарлавхаларини классификациялаш ва контентни фильтрлаш билан боглик муаммолар келтирилган. Лекин ушбу ишда тармок пакетларини классификациялаш самарадорлигини ошириш билан боглик муаммолар куриб чикилган. Тармок пакетларини классификациялаш ва уларни FPGA платформасида амалга ошириш масалаларига боглик ишлар тахлил килинган. Лекин аввалги ишларнинг асосий кисми учталик ассоциатив хотирага (ternary content addressable memory — TCAM) асосланган ва уларнинг тактли частотаси, энерготаъминоти ва схемотехника сохасига нисбатан таннархининг кимматлилиги ва масштабланмаслиги ажралиб туради. Ушбу маколада Snort NIDSнинг реал коидалар тупламининг характеристикалари урганилади ва SRAM асосида самарали архитектура таклиф этилади. Таклиф этилган архитектура кисммайдонларга ажритишли параллель битли вектор деб номланиб, унда тармок пакетларининг сарлавхалари кушимча тарзда бит даражасида кисммайдонларга ажратилади. BV-TCAM, TCAM-SSA, MX-MN-IP ва BV каби хотирани тулиб тошишидан азият чекувчи бир нечта мосликли тармок пакетларини классификациялаш алгоритмларидан фаркли томони бу таклиф этилган алгоритмда хотирага булган талаб коидаларнинг сонига кура чизиклидир. Ундан ташкари, юкори утказувчанлик хусусиятини таъминлаш ва динамик янгиланишни куллаб кувватлаш учун FPGA технологиясини куллаш таклиф этилган. Тадбик этиш учун келтирилган тавсиялар шуни курсатадики, таклиф этилган архитектура ягона FPGA Xilinx Уи1е\-5да Snort NIDSнинг охирги версиясидан олинган тармок пакетлари сарлавхаларининг тулик коидалар тупламини саклаши мумкин ва тармок пакетларининг минималь улчами (40байт) учун 100Гбит/с утказувчанлик хусусиятини куллаб кувватлайди. Шунингдек XILINX фирмасининг Virtex оилассига мансуб FPGA платформасида алгоритмни унумдорлигини таккослаш натижалари келтирилган.

Nowadays, network intrusion/attack detection systems are an integral part of modern information and communication systems. Because exactly network intru- sion/attack detection systems protect the information infrastructure from external influences to create conditions for effective functioning. In this case, packet classification with multiple matches is an important function in network intrusion detection systems (NIDS), where all packet matching rules must be reported. This scientific article shows the problems related to packet header classification and content filtering. But at the same time, the problem associated with improving the efficiency of the classification of network packets was considered. Analyzed the works devoted to the problems of the classification of network packets and their implementation on the FPGA platform. But most of the previous works are based on ternary content addressable memory (TCAM), which are expensive and not scalable in terms of the clock frequency, power consumption, and circuit technology area. Also, this scientific article explores the characteristics of real Snort NIDS rule sets and proposes a new architecture based on SRAM. The proposed architecture is called a parallel bit vector split into subfields, where some packet header fields are further divided into bit level subfields. Unlike packet classification algorithms with several matches such as BV-TCAM, TCAM-SSA, MX-MN-IP and BV, which suffer from memory overflow, because the memory requirements of the proposed algorithm are linear in the number of rules. In addition, the proposed use of FPGA technology to ensure high bandwidth and support for dynamic updates. The implementation recommendations are shown that the proposed architecture can store the full set of packet header rules extracted from the latest Snort NIDS on one Xilinx Virtex-5 FPGA and supports 100 Gbps throughput for minimum packet size (40 bytes). The results of the comparison of the algorithm on the XILINX FPGA platform of the Virtex family are given.